1 引言

隨著電力系統(tǒng)自動(dòng)控制水平的不斷提高，發(fā)電廠、變電站和電力調(diào)度等各種自動(dòng)化設(shè)備的運(yùn)行離不開時(shí)間的統(tǒng)一。

目前在實(shí)際應(yīng)用中，電力設(shè)備的多樣性使得對(duì)時(shí)間同步的要求也各種各樣，應(yīng)用較多的時(shí)間源為GPS、BD（北斗）和IRIG-B，由此提供高精度的時(shí)間基準(zhǔn)，通過(guò)解碼轉(zhuǎn)換形成秒（分或時(shí)）脈沖信號(hào)、IRIG-B交直流碼、NTP、IEEE 1588（PTP）、RS232和RS485（RS422）串口報(bào)文等輸出方式，完成對(duì)全站受時(shí)裝置的對(duì)時(shí)。

本文結(jié)合變電站時(shí)間同步技術(shù)的現(xiàn)狀和發(fā)展，探討基于FPGA實(shí)現(xiàn)多時(shí)鐘源冗余輸入和多格式輸出的技術(shù)應(yīng)用，以期滿足變電站對(duì)時(shí)間同步的需要。

2 問(wèn)題的提出

2.1 基準(zhǔn)時(shí)間的選擇

根據(jù)電力系統(tǒng)對(duì)時(shí)間同步技術(shù)要求，在考慮時(shí)間系統(tǒng)的安全性和可靠性，選擇GPS和BD作為空基衛(wèi)星授時(shí)無(wú)線時(shí)間基準(zhǔn)信號(hào)輸入，同時(shí)選擇IRIG-B作為外部授時(shí)有線時(shí)間基準(zhǔn)信號(hào)輸入。

另外系統(tǒng)配置外部高穩(wěn)定的恒溫晶振輸入，經(jīng)FPGA鎖相處理，提供高精度、穩(wěn)定的頻率信號(hào)，經(jīng)外部時(shí)基信號(hào)同步，形成內(nèi)部時(shí)鐘，實(shí)現(xiàn)時(shí)間的同步和統(tǒng)一。

2.2 同步時(shí)間輸出的選擇

電力系統(tǒng)自動(dòng)化設(shè)備種類繁多，對(duì)時(shí)間同步的要求也各種各樣。FPGA的實(shí)時(shí)性和多輸入輸出端口，使得實(shí)現(xiàn)多種時(shí)間信號(hào)輸出成為可能。

目前時(shí)間同步信號(hào)主要包含為：脈沖校時(shí)（秒脈沖、分脈沖和時(shí)脈沖）、串口校時(shí)、交直流IRIG-B碼校時(shí)、NTP或PTP網(wǎng)絡(luò)校時(shí)，以及光纖接口校時(shí)等。

3 基于FPGA系統(tǒng)方案的實(shí)現(xiàn)

根據(jù)變電站對(duì)時(shí)間同步的要求，選擇FPGA為核心，實(shí)現(xiàn)多時(shí)鐘源輸入和多授時(shí)方式輸出接口的時(shí)鐘裝置，系統(tǒng)組成原理框圖如圖1所示。

圖1 時(shí)間同步系統(tǒng)組成

3.1 同步信號(hào)的處理

時(shí)鐘系統(tǒng)的時(shí)間同步信號(hào)主要來(lái)自外部時(shí)鐘源，對(duì)外部時(shí)鐘源發(fā)送的數(shù)據(jù)和脈沖信號(hào)進(jìn)行處理，獲得時(shí)間信息和準(zhǔn)時(shí)間沿信息，通過(guò)解調(diào)出的時(shí)間信息校正系統(tǒng)內(nèi)的時(shí)分秒和日期,并對(duì)解調(diào)出的準(zhǔn)確時(shí)間沿脈沖(通常是秒脈沖信號(hào))同步系統(tǒng)的脈沖輸出及各輸出信息的發(fā)送時(shí)刻。

空基時(shí)基信號(hào)的獲取：將GPS和BD的NMEA 0183^[1][2]輸出語(yǔ)句統(tǒng)一設(shè)置為4800波特率、異步傳輸方式，經(jīng)轉(zhuǎn)換為TTL電平輸入到FPGA。GPS的輸出語(yǔ)句選擇$GPZDA,<1>,<2>,<3>*hh<CR><LF>語(yǔ)句；BD的輸出語(yǔ)句選擇$CPZDA,<1>,<2>,<3>,<4>,<5>,<6>*hh<CR><LF>,通過(guò)對(duì)該語(yǔ)句按格式譯碼，以獲得時(shí)間和日期等。

異步傳輸是按字符傳輸?shù)?一個(gè)字符的信息由起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位組成，1位起始位、8位數(shù)據(jù)位、2位停止位和無(wú)校驗(yàn)位異步數(shù)據(jù)幀格式見圖2所示。

通過(guò)檢測(cè)輸入數(shù)據(jù)的下降沿獲得起始位，按波特率生成接收時(shí)鐘，采集串行輸入數(shù)據(jù)并移位操作。

判斷標(biāo)志信息，提取數(shù)據(jù)位數(shù)據(jù)，進(jìn)行串轉(zhuǎn)并處理，獲得時(shí)間信息和有效/無(wú)效狀態(tài)信息，并將兩者的信息轉(zhuǎn)換成相對(duì)應(yīng)的年月日時(shí)分秒的時(shí)間信息以便比對(duì)。

圖2 異步通信的幀格式

有線時(shí)基信號(hào)的獲取：IRIG-B碼是一種常用的授時(shí)方式，含有時(shí)間信息和準(zhǔn)確的脈沖沿信息。輸出是一種串行時(shí)間碼，幀長(zhǎng)1S，共計(jì)100個(gè)碼元，碼元寬度為10ms，采用脈寬編碼形式，2ms脈寬表示“0”、5ms脈寬表示“1”、8ms脈寬表示“P”，格式見圖3所示。

圖3 一幀B碼示意波形圖

采用10KHz時(shí)鐘信號(hào)對(duì)B碼的輸入信號(hào)進(jìn)行計(jì)數(shù)處理，設(shè)定誤差范圍（如±5個(gè)單位相當(dāng)于0.5ms誤差），識(shí)別“0”、“1”、“P”碼，獲得時(shí)分秒、天數(shù)和年數(shù)據(jù)，并轉(zhuǎn)換成相對(duì)應(yīng)的年月日時(shí)分秒的時(shí)間信息以便比對(duì)。

IRIG-B脈沖信號(hào)的獲取：連續(xù)出現(xiàn)2個(gè)P標(biāo)志位是IRIG-B碼準(zhǔn)確的幀頭，其中第2個(gè)標(biāo)志位的前沿與秒脈沖信號(hào)同步。在P_R碼頭前1ms輸出秒控制信號(hào)B與IRIG-B碼的信號(hào)A進(jìn)行與運(yùn)算，輸出的C信號(hào)即為解調(diào)出來(lái)的同步秒脈沖信號(hào)，確保了秒脈沖前沿的精度，見圖4所示。

圖4 IRIG-B解調(diào)秒脈沖的形成

基準(zhǔn)信號(hào)的比對(duì)：分別對(duì)時(shí)間信息和秒脈沖信息進(jìn)行比對(duì)。在時(shí)間數(shù)據(jù)比較相同時(shí)認(rèn)為時(shí)間信息一致，而脈沖前沿在允許的誤差范圍內(nèi)（如±0.5μS）認(rèn)為一致。

基準(zhǔn)信息的選擇：系統(tǒng)通過(guò)參數(shù)設(shè)置健設(shè)置基準(zhǔn)時(shí)間輸入的優(yōu)先級(jí)，通常按BD-GPS-IRIG-B設(shè)置優(yōu)先級(jí)，也可以按GPS-BD-IRIG-B設(shè)置優(yōu)先級(jí)等。當(dāng)三個(gè)或兩個(gè)時(shí)基源比對(duì)結(jié)果完全一致時(shí)，選擇結(jié)果一致的時(shí)基源優(yōu)先級(jí)最高的冗余時(shí)間信號(hào)和脈沖信號(hào)輸出，當(dāng)比對(duì)結(jié)果不一致時(shí)不進(jìn)行時(shí)間同步。

選擇冗余輸出的時(shí)間信息同步內(nèi)部時(shí)間（需要進(jìn)行加1秒處理），脈沖信號(hào)同步分頻電路和全局時(shí)間。

3.2 輸出信號(hào)的處理

經(jīng)同步馴服的頻率信號(hào)在FPGA內(nèi)部分頻計(jì)數(shù)，輸出標(biāo)準(zhǔn)的1PPS、1PPM和1PPH信號(hào)。

將參考碼元、識(shí)別標(biāo)志、秒、分、時(shí)、天、年和當(dāng)天的總秒數(shù)，按圖3所示的時(shí)序格式編碼，進(jìn)行并轉(zhuǎn)串處理，數(shù)據(jù)輸出選擇響應(yīng)的計(jì)數(shù)脈寬輸出，參考碼元和識(shí)別標(biāo)志選擇8ms的脈寬輸出，數(shù)據(jù)“0”和“1”分別選擇2ms和5ms的脈寬輸出，由此獲得IRIG-B直流碼信號(hào)。

IRIG-B直流碼信號(hào)經(jīng)正弦調(diào)制，經(jīng)DA轉(zhuǎn)換、驅(qū)動(dòng)和變壓器隔離輸出交流B碼。

根據(jù)UART協(xié)議，將發(fā)送數(shù)據(jù)鎖存為并行數(shù)據(jù)，由數(shù)據(jù)傳輸波特率產(chǎn)生的發(fā)送時(shí)鐘發(fā)送移位輸出，即完成數(shù)據(jù)的異步發(fā)送。

3.3 輸出信號(hào)的接口電路

根據(jù)電力系統(tǒng)對(duì)時(shí)間同步信號(hào)及數(shù)量的不同需求^[5]，通過(guò)參數(shù)設(shè)置選擇脈沖信號(hào)（1PPH、1PPM和1PPS）、B碼、串行信號(hào)進(jìn)行二次分配，通過(guò)本系統(tǒng)設(shè)計(jì)的4路TTL、4路RS232、4路RS485（或RS422）、4路高速光電隔離器6N137或4路850nm的光纖發(fā)送器HFBR1412輸出。

網(wǎng)絡(luò)時(shí)間同步是數(shù)字變電站和數(shù)字化設(shè)備普遍采用的一種重要的同步方式，目前分為NTP和PTP兩種授時(shí)。NTP精度在局域網(wǎng)內(nèi)可達(dá)毫秒級(jí),用以太網(wǎng)控制芯片RTL8019AS實(shí)現(xiàn)，而PTP的精度可達(dá)納秒級(jí)，主要用以太網(wǎng)控制芯片DP83640T實(shí)現(xiàn)，通過(guò)串行時(shí)間信息和同步的脈沖信號(hào)輸入獲得專用NTP或PTP模塊的同步時(shí)間，經(jīng)處理按相應(yīng)的網(wǎng)絡(luò)協(xié)議組成網(wǎng)絡(luò)對(duì)時(shí)輸出，同時(shí)可以服務(wù)于多臺(tái)對(duì)時(shí)設(shè)備的時(shí)間請(qǐng)求。

結(jié)語(yǔ)

系統(tǒng)以BD、GPS為主和IRIG-B為輔接入時(shí)基信號(hào)源，提高了系統(tǒng)的授時(shí)精度和可靠性，同時(shí)對(duì)高穩(wěn)晶振進(jìn)行同步鎖相處理，增強(qiáng)了時(shí)間間隙的準(zhǔn)確性和系統(tǒng)的守時(shí)精度；針對(duì)多個(gè)設(shè)備時(shí)間同步方式的不同需求，可以經(jīng)FPGA將各種授時(shí)信號(hào)進(jìn)行靈活的分配獲得。經(jīng)過(guò)系統(tǒng)測(cè)試實(shí)現(xiàn)了預(yù)期的設(shè)計(jì)要求。

（編自《電氣技術(shù)》，原文標(biāo)題為“基于FPGA時(shí)間同步技術(shù)的實(shí)現(xiàn)”，作者為周國(guó)平。）