近年來，可穿戴設備和便攜式電子產品迎來了爆發式增長，并呈現輕薄化和功能多樣化的發展趨勢。這在給人們帶來更好的用戶體驗和克服同質化日趨嚴重問題的同時，也給其內部的電壓調節模塊（Voltage Regulator Module, VRM）帶來了前所未有的挑戰。

首先，電子產品的輕薄化和小型化使其內部留給電池和其他元器件的空間越來越小，這就要求進一步提高VRM的功率密度來節省更多空間；其次，電子產品日益增強的功能和不斷豐富的外擴設備不僅要求VRM具有更強的功率處理能力，也需要其具有更高的工作效率以達到減少功耗和增強續航的目的；最后，保證VRM穩定可靠的工作對電子產品的安全性問題也至關重要。

考慮到功能多樣化和兼容性方面的問題，目前消費類電子產品中的VRM多采用負載點電源（Point of Load, PL）的形式來實現。其中，Buck型DC-DC變換器由于其電子器件少、控制方法簡單等優點得到了廣泛的應用。圖1所示是一種典型的采用多相Buck并聯負載點VRM。

圖1 多相Buck并聯負載點VRM

從圖1中可以看出此類VRM主要由半導體器件和無源元件構成，其中的電感是處理高頻功率的微電感，這一點不同于處理射頻信號的微電感。

功率電感的性能對VRM能否更好地應對前面提到的各種挑戰起到了關鍵性的作用，具體體現在：

• ①構成VRM的元器件中，無源元件占據了較大的體積，特別是Trench電容和金屬-絕緣體-金屬（Metal- Insulator-Metal, MIM）電容等電容小型化技術的逐漸成熟，更加使得減小電感的體積成為進一步提升VRM功率密度的關鍵；
• ②較大體積的電感使得系統集成度較低，導致VRM與負載之間往往有較長的連接線，這些連接線會帶來額外的電阻、電感等寄生參數，從而惡化VRM的動態性能，這對頻繁切換工作狀態的處理器等負載有較大的影響；
• ③電感產生的損耗成為影響VRM效率和溫升的關鍵；
• ④隨著集成度的提高，電感與負載芯片之間的距離越來越近，電感自身及其引線帶來的磁場泄漏以及電磁干擾（Electromagnetic Interference, EMI）問題也逐漸凸現出來，這直接關系著整個系統能否穩定運行；
• ⑤在電子產品功能日益增強的情況下，VRM需要處理更大的功率，因此電感的抗飽和能力也十分關鍵。

綜上，電感正成為限制VRM進一步發展的瓶頸，使其難以滿足電子產品對其不斷提高的要求。此外，傳統制作射頻微電感的工藝，如厚膜和低溫共燒陶瓷（Low Temperature Co-fired Ceramics, LTCC）等也難以適用于高頻功率微電感的制備，為此，國際上著名信息通信技術（Information Com- munications Technology, ICT）龍頭企業率先聯合科研機構開展了相關研究，探索薄膜磁微電感技術，取得了一系列研究成果并進行了樣機應用。

本文從薄膜磁微電感技術的演進過程入手，重點分析了薄膜磁性材料、加工工藝和微電感結構三個片上電源用薄膜磁微電感優化設計所涉及的基本要素及不同技術方案間的優缺點。

結合目前薄膜磁微電感技術遇到的挑戰和業界需求，總結其發展趨勢，對這一目前國內電力電子領域關注較少、但卻很有前景的研究領域做一個比較全面的介紹，為后續開展更為深入的研究提供借鑒與參考。

1 片上電源用薄膜磁微電感的興起

電感技術的演進是與VRM形態的迭代一起進行的。臺達電子生產的傳統的采用分立式無源元件制成的電源模塊如圖2所示，通過將標準的分立式無源元件和芯片安裝在印制電路板（Printed Circuit Board, PCB）上制成。

此類VRM中多采用體積較大的插件電感和片式電感，限制了其在輕薄電子產品中的應用，所以多用在功率較大和對體積要求不高的場合。

圖2 采用分立式無源元件制成的電源模塊

圖3所示是Micrel公司開發的一款商用封裝電源（Power Supply in Package, PwrSiP）模塊的內部結構，通過將含有開關管、驅動電路和控制邏輯的芯片與電感等無源元件合封起來的形式來達到小型化的目的。

與傳統的由分立式無源元件和芯片制成的VRM不同，PwrSiP模塊中多采用體積更小的LTCC電感、PCB繞組電感和硅基電感等多種工藝形式的電感。即便如此，從圖3中看出采用LTCC工藝制成的貼片電感仍然占據了整個PwrSiP體積的一半左右。

圖3 封裝電源模塊

相對于PwrSiP模塊，更進一步的做法是將無源元件和開關管、驅動電路、控制邏輯等集成到同一硅基片上，形成PwrSoC模塊，以追求更好的體積和性能。

目前PwrSoC中應用的電感主要分為空心微電感和硅基薄膜磁微電感兩類。空心微電感具有制作工藝簡單、成本低、良品率高等優點，但也存在電感量密度過低和周圍磁場泄漏較為嚴重的問題，因此它不僅需要較大的體積來維持特定電感量，還需要與芯片之間留有適當的距離來避免干擾，這無疑增大了PwrSoC的體積并且會影響其動態性能。

圖4所示是Intel的Gardner等設計的集成于PwrSoC中的薄膜磁微電感局部截面圖。從圖中可以看出，通過后CMOS工藝將薄膜磁微電感與半導體元件直接集成到同一個硅基片上的做法，不僅有效地減小了電源模塊的體積，還使得元件之間的距離變短，從而減弱了引線帶來的寄生參數的影響。此外，引入的磁性薄膜在提升電感量的同時，還將與其他元件隔絕開來，保障了系統的穩定運行。

圖4 集成在PwrSoC中的微電感截面圖

綜上，隨著工作頻率和工藝能力的提升，電感實現了從傳統繞線式插件電感，到LTCC片式電感，再到PCB基電感和硅基薄膜電感的演變。得益于此，電子產品采用VRM功率密度才能不斷提升，實現從分立式電源模塊到PwrSoC的跨越，從而使其更好地滿足電子產品輕薄化和功能多樣化的發展需求。

Intel和IBM等ICT巨頭看到了這一技術的發展趨勢及應用潛力，從20世紀90年代開始陸續開展了較為完善的PwrSoC采用薄膜磁微電感的研究，其研究范圍涵蓋了磁性薄膜材料、電感損耗分析、電感的理論與仿真模型、電感抗飽和能力以及多相耦合電感在電路中的應用等方面，最終將集成有薄膜磁微電感的PwrSoC系統在自家的處理器實驗平臺上進行了驗證。

在業界的推動下，國外高校和研究機構也在薄膜磁微電感領域有著較深入的探索。其中，斯坦福大學的相關學者研究了磁性薄膜各向異性特性和退磁因子對螺線管型微電感性能的影響；達特茅斯學院的研究人員探討了納米顆粒軟磁薄膜應用在薄膜磁微電感中的可能性，并提出一種具有小直流電阻的V槽型微電感；亞利桑那大學學者們的研究主要注重薄膜磁微電感高頻性能的提升；哥倫比亞大學聯合Ferric公司提出了一種改進的環形微電感方案；愛爾蘭Tyndall研究院在薄膜磁微電感的設計、制備、優化和與PwrSoC集成等方面均有較深入的研究；此外，佛羅里達大學和佐治亞理工大學的相關學者也在該領域有所涉獵。

國內方面，清華大學、上海交通大學和華中科技大學等高校的相關學者在射頻薄膜磁微電感的設計、制備、建模和測試等方面深耕多年且成果顯著，對薄膜磁微電感在工作頻率相對較低但處理功率相對較大的PwrSoC中的應用具有很強的參考價值；蘭州大學、廈門大學和電子科技大學的相關學者近年來在FeCo基高頻薄膜磁微電感的制備、優化和測試，特別是磁性薄膜材料屬性對微電感性能的影響等方面進行了深入研究；廣東工業大學的相關學者重點研究了Co基軟磁薄膜的特性并對用其所制備的電感進行了仿真分析；青島大學相關學者的工作主要針對應用于高頻薄膜磁微電感中的Fe基和FeCo基軟磁薄膜特性分析。

企業方面，作為Enpirion公司早年在大陸的代工廠，江陰長電先進封裝有限公司在薄膜磁微電感的制備方面積累了較為豐富的經驗并進行了相關專利布局；作為國內ICT行業領軍企業，華為技術有限公司受終端產品輕薄化和小型化的驅動，對PwrSoC用高頻薄膜磁微電感的也表現出了強大興趣，并進行了相關研究。

總之，在PwrSoC用高頻薄膜磁微電感領域，國內研究成果距國外先進水平還有一定差距，但相信隨著專家學者們的不懈努力和越來越多研究人員的加入，這個差距會越來越小。

隨著工作頻率的提高和尺寸的減小，在微尺度下，薄膜磁微電感在設計與優化過程中體現了一些與傳統塊材電感不同的特點。目前來看，磁性薄膜材料、制作工藝和電感結構是決定片上電源用薄膜磁微電感性能的三個基本要素。

2 磁性薄膜材料及制作工藝

薄膜磁微電感的主體結構由銅繞組和磁性薄膜兩部分構成，其中，繞組通常采用時間成本較低的電鍍工藝制作。而磁性薄膜所適用的制作工藝不僅與其固有屬性電阻率的高低有關，反過來也會極大地影響其除了電阻率和飽和磁感應強度之外的其他屬性。因此，薄膜磁微電感的磁性薄膜材料和其制作工藝這兩個要素之間是相互影響的，屬于強耦合的關系。

2.1 磁性薄膜材料

軟磁材料通常用在電感和變壓器中來達到提高電感量或增大一次、二次側耦合系數的目的，PwrSoC在薄膜磁微電感中，還起到減小磁場泄漏進而改善EMI問題的重要作用。

軟磁材料按材料屬性主要分為金屬軟磁材料、鐵氧體軟磁材料和非晶、納米晶軟磁材料三類。其中鐵氧體軟磁材料以Mn-Zn系、Ni-Zn系和Mg-Zn系為代表，該類軟磁材料具有較高的電阻率，可以有效減小高頻下的渦流效應，但是由于其飽和磁感應強度較低，因此一般不適用于10MHz以上的頻段。

金屬軟磁薄膜和非晶、納米晶軟磁薄膜在PwrSoC采用薄膜微電感中都有應用，特別是非晶、納米晶軟磁薄膜具有初始磁導率高、飽和磁感應強度大和電阻率相對高等優點，具有廣闊的應用前景。此外也有學者嘗試在硅基薄膜電感中使用其他不同的磁性材料以期達到較好的效果，如高頻納米軟磁顆粒膜等。

軟磁薄膜材料的種類紛繁復雜，選用的原則主要考慮以下幾個方面的特性：

（1）相對磁導率μr

磁導率高無疑是電感磁心的主要特性，對電感量密度有重要影響，但對于應用在高頻薄膜磁微電感中的薄膜導磁材料而言，除了具有較高的相對磁導率，還必須表現出很好的頻率穩定性，即在高頻下相對磁導率不能下降太多。這樣才能保證微電感在高頻下具有較大的電感量和優異的性能。

（2）電阻率

電阻率和相對磁導率共同決定了磁性薄膜在某一頻率下的趨膚深度和渦流損耗。但對于磁性材料而言，磁導率高的材料往往電阻率小，較低的電阻率除了會在磁性薄膜中引起較大的渦流損耗外，由于渦流的去磁效應，還會使得磁性薄膜在高頻下的等效磁導率變低。因此目前一般都采用將磁性薄膜分層的方法來降低高導磁材料的渦流效應，但在結構設計上，還要注意盡量避免磁通方向與磁性薄膜平面相垂直，這一特點也增加了電感的設計和制作難度。此外，較低的電阻率也會帶來較大的寄生電容，影響電感的高頻性能。

（3）磁矯頑力Hc

與傳統磁性塊材一樣，希望磁性薄膜具有較低的磁矯頑力以減小磁滯損耗，這點對于工作在高頻狀態下的微電感來說就顯得更為重要。

（4）飽和磁感應強度Bs

提高磁性薄膜的飽和磁感應強度可以使微電感具有更大的載流能力。一般情況下，較高的飽和磁感應強度也對應著較大的相對磁導率和自然共振頻率。

（5）磁各向異性場Hk

磁各向異性場是磁性薄膜材料區別于傳統磁性塊材的一個重要屬性，可分為形狀各向異性、磁晶各向異性和磁致伸縮各向異性等。大的磁各向異性場不僅能提高微電感的帶載能力，也是電感在高頻下穩定工作的保證，因此充分利用磁性薄膜在難軸方向的特性也是電感結構設計和制作的關鍵。

（6）自然共振頻率fr

薄膜磁性材料在自然共振頻率處相對磁導率的實部為0，能量幾乎全部被吸收，利用這個特點可制作射頻濾波器，但這點卻是功率變換器電路中不希望出現的。根據式（1）可知，薄膜磁性材料的自然共振頻率與磁各向異性場呈正相關。

（1）

式中，◆為旋磁比；Nd為退磁因子；Ms為飽和磁化強度；μ0為真空磁導率。

（7）磁致伸縮系數

磁致伸縮是指鐵磁體在被外磁場磁化時，其體積和長度發生變化的現象。這一特性關系到磁性薄膜與其他材料接觸時所產生的結合力及片上系統的可靠和穩定性問題，由于絕對伸縮量與薄膜尺寸有關，因此會限制磁性薄膜的形狀、厚度等。同時，與其他材料接觸時磁性薄膜的磁致伸縮效應所產生的應力也會反過來對磁性薄膜的電磁特性產生很大的影響。磁致伸縮系數的表達式為

（2）

式中，LH為磁性薄膜在外磁場作用下伸長（或縮短）后的長度；LO為原來的長度。

影響磁性薄膜性能的因素很多且互相關聯。比如，具有較高磁導率的磁性材料一般飽和磁感應強度都比較小，較大的磁各向異性場和較高的相對磁導率不可兼得，因此根據不同的需求選取具有合適屬性的磁性薄膜材料是重要且復雜的工作。

2.2 磁膜制作工藝

經過近幾十年的探索和發展，人們已經開發出一系列成熟且能制備出優良性能磁性薄膜的技術。但對于片上電源用薄膜微電感的制作而言，只保證磁性薄膜材料本身具有優良的性能是遠遠不夠的，還必須考慮制作薄膜磁微電感時薄膜制備技術與硅基微機電系統（Micro-Electro-Mechanical System, MEMS）的工藝兼容性、制造成本以及良品率等問題。

比如，以采用很多工藝方法來制作出具有固定難軸指向的磁性薄膜，但在微電感中如果要求磁性薄膜在不同位置有不同的難軸指向性，則制作工藝就存在許多值得注意的問題，因此需要在設計上兼顧兩者。

（1）絲網印刷法

絲網印刷法是一種起源較早且技術較為成熟的薄膜制備方法，非常適用于加工高電阻率的磁性材料，具有工藝相對簡單和加工速率快等優點。但是，絲網印刷法需要采用高溫退火實現磁材料的鐵磁相，從而導致該方法與硅基MEMS兼容性較差，限制了該技術在硅基薄膜電感中的應用。

（2）磁控濺射法

磁控濺射法本質上是屬于物理氣相沉積（Physical Vapor Deposition, PVD）的一種，其最大的優勢在于制備材料適用性廣，可以制備包括合金和電阻率在100～1 000◆◆?cm范圍內的金屬氧化物磁性薄膜。除此之外，磁控濺射法另外一個顯著的優點是其制作過程與低溫CMOS工藝相兼容，因此，近30年來磁控濺射法被廣泛應用于硅基薄膜微電感磁性薄膜的制備，成為該領域最受歡迎的技術之一。

當然，磁控濺射法也有其固有缺陷，那就是在制備較厚的薄膜時，濺射過程緩慢且成本較高，但其仍是制備厚度為幾百納米的分層磁性薄膜的不二選擇。

（3）電沉積法

電沉積法又稱電鍍法，具有設備簡單和與低溫CMOS工藝相兼容的優點。并且相對于磁控濺射法而言，其制備磁性薄膜的速率更快，時間成本更低。目前，最常用的電沉積磁性材料為坡莫合金，制備出的磁心層具有相對較高的磁導率、較小的磁滯損耗和較低的磁致伸縮系數等優良軟磁特性。

目前，該技術的最大缺陷是只能電鍍金屬材料，面對電導率較低的材料則無能為力。此外，因為電沉積法制備磁性薄膜時需要預先做好種子層，所以當涉及多層磁性薄膜的制備時，這種方法就顯得費時費力，但也有學者進行了一些嘗試以期改變這一情況。

除了上面所列三種常用的磁性薄膜制備方法外，國內外研究學者們也進行了一些其他的嘗試，如脈沖激光沉積法（Pulsed Laser Deposition, PLD）、真空蒸鍍法、化學氣相沉積法（Chemical Vapor Deposition, CVD）等，但都由于存在一些缺陷而沒有得到廣泛的應用，這里不再贅述。

表1列出了幾種在常用工藝條件下制作出來的磁性薄膜的屬性，這里需要說明的是，僅僅靠表1中給出的材料種類、加工工藝等條件不能唯一確定所制作出的磁性薄膜屬性。薄膜材料的屬性還與形狀、絕緣介質的材料以及加工時的氣壓、濺射功率等一系列因素有關，不一而足。

表1 磁性薄膜屬性

3 電感結構

目前硅基薄膜磁微電感一般采用自下而上、逐層遞增的制作方法，在薄膜材料和制作工藝受限的情況下，電感結構的優化就顯得尤為重要。根據磁性薄膜和繞組的不同組合方式，高頻薄膜磁微電感結構可以大致分為磁包銅（Magnet and Copper and Magnet, MCM）電感和銅包磁（Copper and Magnet and Copper, CMC）電感兩類。

3.1 MCM電感

MCM電感顧名思義就是大體上呈現銅繞組被磁心所包裹的結構。

（1）平面螺旋形微電感

圖5所示是Enpirion公司2012年提出的一種工作在20MHz的PwrSoC中的平面螺旋形微電感的結構。

圖5 平面螺旋形微電感

正常工作時，該電感在2.4mm◆2.4mm的面積下可以實現55nH的電感量和500m◆交流電阻，其直流電阻為100m◆。實際上，該電感磁性薄膜的制作是在硅基上完成的，而繞組的制作還是采用PCB工藝。這種形式的微電感可以看成是通過在一個空心的螺旋電感上下兩側或其中一側加上磁膜，達到控制EMI泄漏和提高電感密度的目的。

但其存在的一個缺點是不能很好地利用磁性薄膜的各向異性，導致損耗偏大，很難應用于30MHz以上的工作場景，如Li Jiping等在2017年提出的兩側加磁膜的平面螺旋形微電感的工作頻率只有6MHz。

（2）跑道形微電感

跑道形微電感能夠很好地利用磁膜的各向異性，使電感工作時磁場基本沿著磁膜的難軸取向。這樣就可以減小高頻損耗，并且改善電感的飽和特性。愛爾蘭Tyndall研究院、IBM和Dartmouth的Sullivan教授團隊等對該類型電感進行了一系列分析實驗。

圖6a所示是Tyndall研究院的Wang Ningning等于2008年設計的一個跑道形薄膜微電感，因體積較大，該電感在20MHz情況下可達到440nH的電感量，但其直流電阻也有500m◆，且由于寄生電容較大，自諧振頻率偏低，只有130MHz。

圖6b和圖6c所示是亞利桑那大學的Wu Hao等對跑道形微電感進行的改良方案，通過采取對磁性薄膜整體或者在磁過孔位置進行打斷的方法來提高電感的高頻特性。通過實驗結果來看，改良后的方案在500MHz以后的頻段Q值有明顯的提升，但在300MHz以下頻段的Q值相對于原有技術略有下降。此外Pavlovic Z. 等在2015年還提出了采用多層鍍銅技術實現兩相耦合跑道形微電感的方案。

圖6a 跑道形微電感傳統結構

圖6b 跑道形微電感磁膜過孔位置打斷方案

圖6c 跑道形微電感磁膜整體打斷方案

（3）帶狀線形微電感

圖7所示是帶狀線形電感的基本結構，與跑道形微電感不同的是，磁膜包裹的繞組只有一匝。帶狀線形電感的優點是結構相對簡單，易于實現多路耦合，同樣可利用磁膜的各向異性，并且具有較小的直流電阻。

圖7 帶狀線形微電感

為了進一步提高電感的載流能力，減小直流電阻，Yao Di等于2013年提出了如圖8所示的V槽型薄膜磁微電感，通過這種方式制作出來的電感據稱可以在10～100MHz范圍內實現3.4nH的電感量，并且直流電阻僅為3.83m◆。

圖8 V槽型微電感

為了增大微電感的飽和電流，提高能量密度，2011年，美國Intel公司Patrick R. Morrow等提出了一種兩相反向耦合的帶狀線形微電感，結構如圖9所示。在100MHz下，可以達到0.9的耦合系數，明顯提升電感帶載能力。實際上，圖9中所示微電感的上部拱形部分多層磁膜的制作難度非常大，Intel能制作出如此規則的形狀，也充分說明了其具有強大的工藝能力。

圖9 兩相耦合帶狀線形微電感

此外，IBM的Noah Sturcken等也進行了四相耦合帶狀線形微電感的研究，其中，在保證每相直流電阻270m◆的情況下達到了12.5nH的自感量，并在隨后的工作中對耦合帶狀線形微電感的抗飽和能力進行了較為詳細的分析。

3.2 CMC電感

與MCM電感相反，CMC電感具有銅繞組繞著磁心旋轉的特點，與平時常見的傳統功率電感結構相類似。CMC電感一個共有的缺點是直流電阻偏大，它們大致又可分為如下幾類：

（1）螺線管形微電感

圖10所示是Intel和Stanford大學于2008年共同提出的一種螺線管形微電感結構，采用這種結構的電感，在面積小于1mm2，直流電阻小于1◆的情況下實現了70nH的電感量。這種結構的電感有一個優點是它可以利用磁膜的各向異性特性，適用于更高的頻率。同時因為具有開放磁心，所以電感的抗飽和能力較強，但同時也帶來了電感密度較低的問題。

圖10 螺線管形微電感

（2）環形微電感

為了改善開放磁心帶來的電感密度偏小的問題，有學者提出了如圖11a所示的環形微電感，但測量后發現結果并不像想象中提升得那么大。Li Liangliang等提出的理論分析指出，由于閉合的磁性薄膜存在各向異性問題，其真實情況是與圖11b等效，如此便很好地解釋了為什么閉合磁心對電感性能提升較小這一現象。

圖11 環形微電感

為了克服上面提到的不能很好地利用磁膜各向異性的問題，Ferric聯合哥倫比亞大學等研究機構于2013年提出了一種優化方案。在如圖12a所示四相環形微電感中，采用如圖12b所示的改變每10層磁性薄膜的難軸方向以使其相互垂直的方法來改善磁心總體性能。

經過實驗驗證，該方法實現了在100MHz下7.4nH的自感感量，是對應尺寸空心電感的65倍，但依然擺脫不了CMC電感的共有缺點，其每相電阻達到了480m◆?。

圖12 改進的環形微電感

在積累了豐富的經驗以后，Ferric公司于2018年再次提出了如圖13所示的磁性薄膜具有徑向各向異性特性的環形微電感。利用感生各向異性原理，在磁性薄膜退火時通過其底部的環形線圈提供的磁場將磁膜的徑向方向誘導為易軸，則電感工作時繞組產生的磁通就會沿著磁膜的難軸方向流通，從而起到提升電感性能的目的。

實驗結果表明，相對于傳統方法制作的電感，圖13所示方法獲得的電感在電感量上有8.8倍的提升，電感面密度可以達到33.4nH/mm2，電感量與直流電阻的峰值比可以達到348nH/◆，并且這一數值可通過對電感結構和感應線圈的優化得到進一步提升。

圖13 具有徑向各向異性的環形微電感

各種結構的薄膜磁微電感的優缺點比較見表2。從表2中可以看出，不同結構的微電感性能各有優劣，沒有一種盡善盡美的技術方案。因此，根據實際工況需要，綜合考慮薄膜磁性材料、加工工藝和電感結構這三個基本要素并進行針對性的優化才是薄膜磁微電感設計的關鍵。

表2 不同結構微電感優缺點

圖14列出國內外的研究學者所優化制作出的薄膜磁微電感在相應工作頻率點的品質因數值以供參考，采用品質因數作為性能評判指標是因為其相對于感量密度可以將電感高頻損耗考慮進去，更能反映微電感真實工作時的表現。圖14是根據磁性薄膜材料、加工工藝和電感結構進行的分類，需要說明的是，圖中在高頻時具有較高品質因數的電感一般具有較大的面積。

圖14 薄膜磁微電感高頻特性比較

4 發展與展望

近30年來，PwrSoC用薄膜磁微電感技術得到了廣泛的研究，但大多數成果還處在實驗室階段，且有所不足。致力于對業界特定需求的滿足和現存問題的解決，薄膜磁微電感技術的發展趨勢主要體現在以下幾個方面。

4.1 更高的工作頻率

一直以來，隨著工作頻率的提高，無源元件的體積逐漸減小，從而使電力電子裝置的小型化成為可能，薄膜磁微電感相比于PwrSoC就是這一進程的具體體現，且還將進一步發展下去。特別是在寬禁帶半導體器件技術日漸成熟的今天，電感正成為阻礙電力電子裝置頻率進一步提高的瓶頸。

對于薄膜磁微電感而言，想要提升工作頻率以獲取更小的體積，需要面對以下幾方面的問題：

• 首先是高頻損耗問題，磁性薄膜的分層結構可在一定程度上減小高頻損耗，繞組同樣可以采用此種方法，類似于繞線式磁性元件的多股絞線結構，但在分層結構和逐層制作工藝基礎上如何設計和實現兼顧大的導電面積以降低直流功率電流損耗和小的截面積以降低高頻紋波電流損耗，是目前面臨的主要挑戰；
• 其次更高頻下的電感分布參數影響更加嚴重，隨著頻率的提高這些分布參數不能忽略，設計時需要綜合考慮甚至可以加以利用；
• 最后，當電感的工作頻率逐漸升高到材料的自然共振頻率附近時，磁性薄膜材料的損耗會急劇變大而相對磁導率會減小，因此要避免這種情況發生。

4.2 性能更加優良的磁性薄膜材料

軟磁材料的發展一直以來都在電感進化過程中扮演著重要角色，這點在高頻薄膜磁微電感中尤為突出：在微尺度下，磁各向異性、鐵磁共振頻率、磁致伸縮系數等特性的重要性開始凸顯出來并需要特別注意；而且，在利用磁膜分層減小高頻渦流效應的同時，還需要考慮由量子力學效應引起的磁膜厚度變化對磁膜屬性的影響。實際上，薄膜磁性材料的優化之路從未停止過，但至今還未發現一種各方面性能均令人滿意的材料。

磁性薄膜材料技術可能的改進從以下幾個方面考慮：

• ①尋求某一特性特別突出的材料以應用在特定工況下，如電阻率大的材料適用于頻率較高的場合或將飽和磁感應強度高的材料應用在大負載的場合等；
• ②復合材料：如將兩種現有材料做成靶材一起濺射成膜以期整合兩種材料的優點，或者在薄膜磁電感的不同位置采用不同的材料從而提升電感性能，如在MCM電感內層和磁過孔這種易飽和的位置采用高飽和磁感應強度而低磁導率的材料，其他位置反之；
• ③繼續尋找各方面性能優良的薄膜材料，這自然是最優解決方案。非晶、納米晶這種性能較為均衡的材料的出現也為薄膜磁微電感提供了較好的材料基礎。

4.3 加工工藝的優化與創新

目前而言，薄膜磁微電感的工藝能力還有待提升：磁性薄膜的不平整度問題依然存在，特別是當磁膜處在中間層或上層的時候，這會引起磁導率偏低等問題；傳統方法制作出的繞組厚度一般很難超過25◆m，且繞組間距不能太窄，這無疑增大了微電感的直流電阻。

除了對現有工藝進行不斷優化以解決上述問題外，探索新技術以謀求突破也是一種嘗試，如采用深硅刻蝕工藝就能很好地解決傳統工藝對繞組厚度限制的問題。此外，良品率和制造成本是一個產品能否量產的關鍵，正因為如此，結構較為簡單的CMC電感受到越來越多的青睞，所以只有加工工藝的進一步發展，才能加快薄膜磁微電感的商用進程。

4.4 深度集成化

首先，傳統磁元件集成（Magnetic Integration, MI）技術的成功應用可完全被片上薄膜磁微電感借鑒，如采用將電感和變壓器集成的方式來減小體積和損耗，采用耦合電感的方式來實現精細化供電中各相間的均流問題等；另外，與目前普遍采用的單獨制作各主要器件再從結構上組合到一起的方法不同，在一個硅基片上直接“生長”出一個PwrSoC的方式可以節約更多的體積和時間成本，是未來的發展趨勢。

上升到系統層面，3D堆疊POP（package on package）封裝和硅通孔（Through Silicon Vias, TSV）技術的演進使得VRM直接集成到負載芯片內部成為可能，這不僅可以縮短兩者之間的距離，提高動態性能，還可以實現不同負載核心間分時供電以達到降低損耗的目的，不過這需要首先解決不同工藝制備過程的兼容性以及散熱問題，目前來看還需要較長時間才能實現。

4.5 精確測量技術

電磁特性和損耗特性測量在薄膜磁微電感的設計與優化過程中扮演著重要角色，是有效評估設計和工藝可行性并且對其不斷改進的前提，主要包括磁性薄膜材料本身特性的測量以及電感元件特性的測量。如果只依賴于含有微電感的整個PwrSoC系統制成后的總體效率評估，不僅成本高、周期長，也難以有針對性地對電感設計和制作本身的問題做深入的測試分析對比以及對理論計算或仿真模型的實驗驗證。

在磁性薄膜材料特性的精確測量方面，目前常用的測量方法和相應儀器更注重磁膜在射頻頻段且小信號下的特性，而在高頻段功率下的測量方法和儀器及其精度都有待改進和提升。此外，由于實際應用于微電感中的磁膜尺寸太小，其屬性不能直接測量，需要從圖形化后整片磁膜的測量結果轉化而來，這一過程中引入的誤差還需要進一步分析。再者，類似MCM電感上部弧形磁膜這種異形磁膜特性的準確測量也是一個亟待解決的重要課題。

其次，頻率的升高會為電感測試系統的分布參數帶來更為嚴重的測試誤差，因此對于本身電感量就很小的微電感而言，準確的解嵌和誤差消除工作將是必不可少的，特別是將來結構更為復雜的片上集成磁元件需要采用多端口測量，上述問題會更加嚴重。此外，如何通過測試的方法將電感的繞組損耗和磁心損耗準確地分離開來以及磁心損耗中渦流損耗、磁滯損耗以及剩余損耗的分解工作也還需進一步的深入研究。

5 結論

面對電子產品體積小型化和功能多樣化對其內部VRM提出的要求越來越嚴苛，PwrSoC作為一種非常有前景的解決方案得到了廣泛的關注，但其大規模商用化進程還依賴于薄膜磁微電感技術的發展。磁性薄膜材料、加工工藝和電感結構作為薄膜磁微電感設計與優化的三個關鍵要素，三者聯系緊密、互相影響，根據實際工況和特定性能指標合理選擇技術方案是設計和制作電感的關鍵。

憑借良好的產業推動以及在半導體制造工藝和材料科學等方面深厚的技術積累，發達國家在該領域深耕多年并取得了一系列成果，國內則由于起步較晚而與世界先進水平還存在明顯的差距。但目前PwrSoC用高頻薄膜磁微電感技術與已基本成熟的半導體集成電路技術相比，還尚未完全成熟固化，在磁性材料、分析手段、優化設計、制程工藝、參數測試以及應用開發和專利布局等方面都存在不少機遇，仍大有可為。

希望本文可以起到拋磚引玉的作用，增進國內廣大電力電子、電磁場、磁性材料及微電子等相關學科的學者和專家對該領域的了解并努力投入到這一富有意義和挑戰的工作中來，結合國內創新型龍頭企業的應用導向引領，實現我國在PwrSoC領域理論研究、技術開發和產品應用方面的超越。